01 数字逻辑基础（1）1-1 数制与码制随堂测验1、将十进制数(9)转换成二进制数是（ ）。
a、(1001)
b、(1111)
c、(1101)
d、(1011)
2、将十进制数(15)转换成八进制数是（ ）。
a、(18)
b、(17)
c、(20)
d、(16)
3、将二进制数（1011）转换成十进制数是（ ）。
a、（16）
b、（17）
c、（11）
d、（19）
4、将十进制数(20)转换成二进制数是（10100）。
5、将二进制数（10001）转换成十进制数是（19）。
1-2 逻辑函数及其表示方法随堂测验1、只有当决定一件事情的所有条件全部具备时，这件事情才会发生，这样的逻辑关系称为与逻辑关系。（ ）
2、在决定一件事情的所有条件中，只要具备一个或一个以上的条件，这件事情就会发生，这样的逻辑关系称为或逻辑关系。（ ）
3、当决定一件事情的条件不具备时，这件事情才会发生，这样的逻辑关系称为非逻辑关系。
4、最基本的数字逻辑关系是与、或、非3种。（ ）
5、一个逻辑函数表达式可化简成不同的形式，但逻辑功能是相同的。（ ）
1-3 逻辑代数的基本规则和定律随堂测验1、以下逻辑表达式的值为：1 1=（ ）
a、0
b、1
c、2
d、3
2、以下逻辑表达式的值为：a ab=（ ）。
a、b
b、a
c、ab
d、ba
3、使逻辑函数y=a(b c)=1时，abc取值为（ ）。
a、001
b、110
c、100
d、010
4、数字逻辑变量a和b的取值组合有（ ）种。
a、5
b、4
c、3
d、2
5、逻辑运算的优先顺序规则为：先算___，接着___运算，最后_______运算。
a、与、或、非
b、非、与、或
c、非、或、与
d、或、与、非
1-4 逻辑函数的公式法化简随堂测验1、逻辑函数的与或表达式就是将函数表示为若干个乘积项之和的形式，即若干个与项相或的形式。
2、ab abc a=a
3、逻辑函数的化简结果是唯一的。
4、逻辑函数的最简与或表达式是唯一的。
5、最简与或式的标准是逻辑式中的乘积项最少；每个乘积项中的变量最少。
单元测试11、将十进制数(15)转换成二进制数是（ ）。
a、(1111)
b、(1110)
c、(1111)
d、(1101)
e、(1011)
f、(1010)
2、将十进制数(15)转换成八进制数是（ ）。
a、(17)
b、(18)
c、(19)
d、(16)
e、(14)
f、(17)
3、将二进制数（1011）转换成十进制数是（ ）。
a、（11）
b、（12）
c、（13）
d、（10）
e、（15）
f、（11）
4、数字逻辑变量a、b、c的取值组合有（ ）种。
a、8
b、9
c、7
d、6
e、5
f、8
5、最简（ ）式的标准是逻辑式中的乘积项最少；每个乘积项中的变量最少。
a、与或
b、或非
c、与非
d、或与
e、或非
f、与或
6、使逻辑函数y=ab=1时，ab取值为（ ）。
a、11
b、10
c、00
d、01
e、11
f、01
7、将十进制数(10)转换成二进制数是（1011）。
8、将二进制数（1100）转换成十进制数是（12）。
9、数字逻辑代数的三个基本运算是“与”、“或”、“非”。（ ）
10、y=ab 为与逻辑表达式。（ ）
11、以下逻辑表达式成立：1 1=0
12、以下逻辑表达式成立：a ac=a
13、非门也称为反相器。
14、逻辑运算由互补律得：a a=a是正确的。
15、“有0出0，全1出1”是与逻辑关系。
02 数字逻辑基础（2）1-5 逻辑函数的卡诺图化简随堂测验1、3变量的最小项m7=abc
2、任意两个不同的最小项的乘积必为0。
3、对于任意一个最小项，只有一组变量取值使其值为1。
4、任何一个n变量的函数都有且只有一个最小项表达式。
5、逻辑函数化简的实质就是相邻最小项的合并。
1-6 逻辑门电路随堂测验1、实现“有1出1，全0出0”逻辑功能的门电路称为（ ）。
a、与门
b、或门
c、非门
d、与非门
2、实现“有0出1，全1出0”逻辑功能的门电路称为（ ）。
a、与非门
b、或非门
c、异或门
d、同或门
3、实现“是1出0，是0出1”逻辑功能的门电路称为（ ）。
a、与门
b、或门
c、非门
d、与非门
4、集成芯片74ls00内部集成了四个二输入的( )门。
a、与非
b、或非
c、异或
d、同或
5、集成芯片74ls20内部集成了两个四输入的（ ）门。
a、与非
b、或非
c、异或
d、同或
1-7 简易逻辑笔的仿真随堂测验1、逻辑笔也称逻辑检测探头，它是数字电路中检测各点逻辑状态的常用工具。
2、逻辑状态的测试结果可由发光二极管来显示，也可用发声器来提示，还可用数码管来显示。
3、利用六反相器74ls04与发光二极管组成的简易逻辑笔电路中，绿色发光二极管亮时，表示逻辑低电位。
4、利用六反相器74ls04与发光二极管组成的简易逻辑笔电路中，红色发光二极管亮时，表示逻辑高电位。
5、利用六反相器74ls04与发光二极管组成的简易逻辑笔电路中，如果红、绿两色发光二极管同时闪烁，则表示有脉冲信号存在。
单元测试21、实现“有1出0，全0出1”逻辑功能的门电路称为（ ）。
a、或非门
b、与非门
c、与或非
d、同或门
e、或非门
f、异或门
2、实现“有0出0，全1出1”逻辑功能的门电路称为（ ）。
a、与门
b、与门
c、或门
d、或非门
e、同或门
f、异或门
3、实现“相同出0，相异出1”逻辑功能的门电路称为（ ）。
a、异或门
b、异或门
c、同或门
d、与非门
e、或非门
f、非门
4、下列不是与非门的集成芯片是 ( )。
a、74ls04
b、74ls32
c、74ls00
d、74ls10
e、74ls20
f、74ls30
5、下列不是三态输出门的工作状态的是 ( )。
a、不高不低电平
b、不高不低电平
c、高阻态
d、低电平
e、高电平
f、高电平
6、3变量逻辑函数的最小项有7个。
7、任意两个不同的最小项的乘积必为0。
8、卡诺图横向和纵向逻辑变量的取值是按照格雷码的顺序排列的。
9、任何一个n变量的逻辑函数都有且只有一个最小项表达式。
10、卡诺图中2个相邻最小项可以合并消去一个变量。
11、逻辑笔也称逻辑检测探头，它是数字电路中检测各点逻辑状态的常用工具。
12、数字电路中的逻辑状态一般分三种，即高电平“1”、低电平“0”和“高阻态”（悬空）。√
13、逻辑笔是测量数字电路较简便的工具。使用逻辑笔可快速测量出数字电路中有故障的芯片。
14、oc门是指ttl集电极开路门。
15、在不同系列的ttl器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。例如7400、74h00、74s00、74ls00、74als00等都是四2输入与非门。
03 数显逻辑笔的分析与仿真（1）2-1 组合逻辑电路的分析随堂测验1、组合逻辑电路在结构上（ ）。
a、由门构成且无反馈
b、由门构成可以有反馈
c、会有记忆元件
d、以上均正确
2、数字电路根据逻辑功能特点不同分为组合逻辑电路和时序逻辑电路。
3、组合逻辑电路的描述方法主要有逻辑表达式，真值表，卡诺图，逻辑图等。
4、组合逻辑电路的特点是输出状态与输入有关，还与电路原有状态有关。
5、组合逻辑电路的基本单元电路是逻辑门电路。
2-2 组合逻辑电路的设计随堂测验1、下列器件不是组合逻辑电路的是（ ）。
a、编码器
b、优先编码器
c、二进制编码器
d、计数器
2、组合逻辑电路的设计步骤一般为（ ）。
a、根据对电路逻辑功能的要求，列出真值表；
b、由真值表写出逻辑表达式
c、简化和变换逻辑表达式
d、画出逻辑图
3、在组合逻辑电路的设计中，分析设计要求并列出真值表，根据真值表用代数法或卡诺图法求最简与或式。
4、组合电路的输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路（无记忆）。
5、组合逻辑电路的设计，就是根据给定的逻辑要求，求出最合理的实现该逻辑功能的逻辑图。
2-3 编码器随堂测验1、二---十进制编码器的输入编码信号有( )。
a、2个
b、4个
c、8个
d、10个
2、八输入的编码器按二进制编码时，输出端二进制的位数是（ ）。
a、2位
b、3位
c、4位
d、8位
3、集成芯片74ls148是（ ）优先编码器。
a、4线-2线
b、8线-3线
c、16线-4线
d、10线-4线
4、用文字、符号或者数码表示特定对象过程叫做编码。在几个信号同时输入时，只对优先级别最高的进行编码叫做优先编码。
5、编码器在任何时刻只能对一个输入信号进制编码。
单元测试31、组合逻辑电路的分析步骤一般为:1)由逻辑图写逻辑表达式；2)化简；3)列出真值表；4)说明电路的逻辑功能。
2、组合逻辑电路任意时刻的输出只取决于该时刻的输入信号，而与信号输入之前电路的状态无关。
3、组合逻辑电路只由门电路组成，电路中没有加反馈。
4、组合逻辑电路可以有多个输入端，多个输出端。
5、组合逻辑电路的描述方法主要有逻辑表达式，真值表，卡诺图，逻辑图等。
6、组合逻辑电路的基本单元是逻辑门电路。
7、组合逻辑电路的输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路（无记忆）。
8、优先编码器允许同时输入两个以上的有效编码信号，当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先级别最高的一个进行编码。
04 数显逻辑笔的分析与仿真（2）2-4 译码器随堂测验1、1、译码器按功能的不同分为三种二进制译码器、二--十进制译码器、数码显示译码器。
2、2、半导体数码管的内部接法有两种形式，一是共阴极接法，一是共阳极接法。
3、3、共阴接法led数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
4、4、共阳接法的led数码显示器，应采用低电平驱动的七段显示译码器来驱动。
5、5、单只7段led数码管全部点亮，则数码管显示的字型为“8”。
2-5 数据选择器随堂测验1、集成芯片74ls153是（ ）数据选择器。
a、4选1
b、6选1
c、8选1
d、16选1
2、集成芯片74ls151是（ ）数据选择器。
a、4选1
b、6选1
c、8选1
d、16选1
3、数据选择器是指能够从多路输人数据中选择一路进行传输的电路，是一种多输入、单输出的组合逻辑电路，又称为多路选择器、多路开关或多路调制器。
4、数据选择器配合门电路可以实现逻辑函数，组成函数发生器。
5、数据分配器是将一路输入变为多路输出的电路，是一种单输入、多输出的组合逻辑电路。
单元测试 41、驱动共阳极七段led数码管的译码器的输出应为（ ）。
a、高电平
b、低电平
c、不高不低电平
d、无所谓
2、驱动共阴极led数码管的译码器的输出应为（ ）。
a、高电平
b、低电平
c、不高不低电平
d、无所谓
3、译码是编码的逆过程。
4、能够完成译码工作的器件称为译码器，它是一种多输入、多输出的组合逻辑电路。
5、数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。
6、常见的数据选择器有2选1，4选1，8选1和16选1等等。
7、半导体数码管的内部接法有两种形式，一是共阴极接法，一是共阳极接法。
05 简易抢答器的设计与仿真3-1 rs 触发器随堂测验1、触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。
2、触发器电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。
3、触发器在外加触发信号有效时，电路可以触发翻转，实现置0或置1。
4、rs触发器没有约束条件。
5、在数字电路中，凡根据输入信号r、s情况的不同，具有置0、置1和保持功能的电路，都称为rs触发器。
3-2 jk、d、t触发器随堂测验1、当cp从1到0跳变时，触发器输出状态发生改变的是（ ）沿触发型触发器。
a、上升沿
b、下降沿
c、高电平
d、低电平
2、当cp从0到1跳变时，触发器输出状态发生改变的是（ ）触发型触发器。
a、高电平
b、下降沿
c、上升沿
d、低电平
3、jk触发器处于翻转时，输入信号的条件是（ ）。
a、j=k=0
b、j=0,k=1
c、j=1,k=0
d、j=k=1
4、jk触发器处于保持时，输入信号的条件是（ ）。
a、j=k=0
b、j=0,k=1
c、j=1,k=0
d、j=k=1
5、d触发器具有翻转的功能。
6、从d触发器的特性方程看出，它没有记忆功能。
7、t触发器具有保持和翻转功能。
8、t＇触发器仅具有翻转功能。
9、将jk触发器的两个输入端j、k连在一起，可以构成t触发器。
10、将jk触发器的两个输入端j、k连在一起，并且接高电平，可以构成t＇触发器。
单元测试 51、时序逻辑电路的基本单元是（ ）。
a、门电路
b、触发器
c、计数器
d、寄存器
2、下列触发器中有约束条件的是（ ）。
a、rs触发器
b、jk触发器
c、d触发器
d、t触发器
3、当d触发器输入端d=0时，触发器（ ）。
a、置0
b、置1
c、保持
d、翻转
4、触发器由逻辑门加反馈电路组成，能够存储和记忆１位二进制数。
5、仅具有保持和翻转功能的触发器是t触发器。
6、将jk触发器的两个输入端j、k连在一起，可以构成t触发器。
7、jk触发器具有置0、置1、保持、翻转的功能。
8、d触发器具有置1和置0的功能。
06 定时器电路的分析与仿真（1）4-1 时序逻辑电路的分析随堂测验1、分析时序逻辑电路一般按以下步骤进行：
a、写出电路的方程组;
b、列出状态表
c、画状态转换图和时序波形图
d、说明电路的逻辑功能
2、时序逻辑电路具有记忆功能。
3、同步时序电路具有统一的时钟cp控制。
4、时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。
5、时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。
4-2 时序逻辑电路的设计随堂测验1、同步时序电路和异步时序电路比较，其差异在于后者（ ）。
a、没有触发器
b、没有统一的时钟脉冲控制
c、没有稳定状态
d、输出只与内部状态有关
2、设计时序逻辑电路一般按以下步骤进行：
a、建立原始状态图，并进行状态化简。
b、状态分配。
c、选触发器，求时钟、输出、状态、驱动方程。
d、画电路图，检查电路能否自启动。
3、异步时序电路中，各个触发器的时钟脉冲不同，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
4、当时序电路存在无效循环时该电路不能自启动。
5、设计一个按自然态序变化的7进制同步加法计数器，需用3位二进制代码，可选用3个jk触发器。
4-3 二进制计数器随堂测验1、计数器按触发器翻转的时序不同分为同步计数器和异步计数器。
2、计数器按变化规律分有：可逆计数器、加法计数器和减法计数器。
3、4位二进制加法计数器最多能累计8个脉冲。
4、计数器若没有无效状态，则电路能自启动。
5、一个4位二进制加法计数器其初始状态为0000，输入第8个脉冲后，其状态为1100。
4-4 十进制计数器随堂测验1、8421bcd码的计数器当前计数状态是0000，再输入三个计数脉冲，计数状态为（ ）。
a、0010
b、1001
c、0011
d、1101
2、按计数进位制划分，有二进制、十进制、n进制计数器。
3、设计一个十进制计数器需要4个触发器。
4、十进制计数器只需要四位二进制中的10个状态，其余6个为无效状态。
5、集成芯片74ls160是十进制同步加法计数器。
单元测试61、下列逻辑电路中为时序逻辑电路的是（ ）。
a、译码器
b、编码器
c、计数器
d、数据选择器
2、计数器是一种具有( )功能的逻辑元件。
a、截止
b、导通
c、记忆
d、控制
3、4位二进制加法计数器最多能累计（ ）个脉冲。
a、4
b、6
c、8
d、16
4、时序逻辑电路有记忆功能。
5、分析时序逻辑电路的一般步骤为：1）写出电路的方程组；2）列出状态表；3）画状态转换图和时序波形图；4）说明电路的逻辑功能。
6、同步时序电路具有统一的时钟脉冲cp。
7、时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。
8、异步时序电路中，各个触发器无统一的时钟脉冲cp。
07 定时器电路的分析与仿真（2）4-5 n进制计数器随堂测验1、集成芯片74ls290是异步二—五—十进制计数器。
2、利用集成计数器的清零端和置数端实现归零，可设计按自然态序进行计数的n进制计数器。
3、在用集成计数器构成n进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得n进制计数器。
4、当某集成计数器为m进制，用同步清零端或置数端设计n（m>n）进制计数器的方法是：当模为m的计数器计数到状态sn-1时，强行使计数器返回到0，再重新开始计数。
5、当某集成计数器为m进制，用异步清零端或置数端设计n（m>n）进制计数器的方法是：当模为m的计数器计数到状态sn时，强行使计数器返回到0，再重新开始计数。
4-6 寄存器随堂测验1、在数字电路中，用来存放二进制数据或代码的电路称为寄存器。
2、一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。
3、寄存器要存放数码，必须有以下三个方面的功能：①数码要存得进；②数码要记得住；③数码要取得出。
4、按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。
5、集成芯片74ls194是双向移位寄存器。
单元测试71、下列电路中不属于时序电路的是（ )。
a、同步计数器
b、异步计数器
c、译码器
d、寄存器
2、n位寄存器可以存放( )位二进制数。
a、n
b、n 1
c、2n
d、n-1
3、计数器可利用（ ）和门电路构成。
a、触发器
b、加法器
c、译码器
d、编码器
4、计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制等。
5、在用集成计数器构成n进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得n进制计数器。
6、用集成计数器设计n进制计数器时，利用同步清零端与异步清零端归零，所采用的电路状态的个数不同。
7、移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成环形计数器和扭环形计数器等。
8、移位寄存器既可以左移输出，又可以右移输出。
08 防盗报警电路的分析与仿真5-1 555定时器原理及应用随堂测验1、555定时器可输出一定的功率，可驱动微电机、指示灯、扬声器等。
2、555定时器在脉冲波形的产生与变换、仪器与仪表、测量与控制、电子玩具等领域都有着广泛的应用。
3、555定时器内部电路一般由分压器、比较器、触发器和开关及输出等四部分组成。
4、多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生出矩形脉冲。
5、单稳态触发器在外来触发脉冲作用下，电路由稳态翻转到暂稳态，暂稳态是一个不能长久保持的状态，经过一段时间后，电路会自动返回到稳态。
5-2 555定时器典型应用电路仿真随堂测验1、555定时器构成的下列各电路中，（ ）可以把三角波变成矩形波。
a、多谐振荡器
b、单稳态触发器
c、施密特触发器
d、石英晶体振荡器
2、555定时器不可以组成( )。
a、多谐振荡器
b、施密特触发器
c、jk触发器
d、单稳态触发器
3、555定时器构成的单稳态触发器的脉冲宽度取决于（ ）。
a、触发信号的周期
b、触发信号的幅度
c、电路的rc时间常数
d、触发信号的宽度
4、555定时器构成的施密特触发器的特点是（ ）。
a、没有稳态
b、有一稳态和一个暂稳态
c、有两个稳态
d、有两个暂稳态
5、555定时器可以构成多谐振荡器、单稳态触发器和施密特触发器。
单元测试81、555定时器构成的单稳态触发器的特点是（ ）。
a、没有稳态
b、有一稳态和一个暂稳态
c、有两个稳态
d、有两个暂稳态
2、555定时器构成的多谐振荡器的特点是（ ）。
a、没有暂稳态
b、有一稳态和一个暂稳态
c、有两个稳态
d、有两个暂稳态
3、555定时器构成的下列各电路中，（ ）不是其应用的基本电路形式。
a、施密特触发器
b、单稳态触发器
c、jk触发器
d、多谐振荡器
4、555定时器构成的施密特触发器是一个双稳态电路。
5、555定时器构成的单稳态触发器经信号触发后，新的状态只能暂时保持。
6、555定时器构成的多谐振荡器又称为无稳态电路。
7、555定时器可以构成多谐振荡器、单稳态触发器和施密特触发器。
8、多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生出矩形脉冲。
期末考试期末考试11、实现“有0出0，全1出1”逻辑功能的门电路称为（ ）。
a、与非门
b、或非门
c、与门
d、或门
2、下列逻辑电路中为时序逻辑电路的是（ ）。
a、译码器
b、编码器
c、计数器
d、数据选择器
3、555定时器构成的单稳态触发器的特点是（ ）。
a、没有稳态
b、有一稳态和一个暂稳态
c、有两个稳态
d、有两个暂稳态
4、将jk触发器的两个输入端j、k连在一起并接“1”，可以构成（ ）触发器。
a、rs触发器
b、d触发器
c、t触发器
d、t' 触发器
5、寄存器为（ ）。
a、时序逻辑电路
b、组合逻辑电路
c、都是
d、都不是
6、将二进制数（1001）转换成十进制数是（9）。
7、由互补律得：a·a=a是正确的。
8、组合逻辑电路只由门电路组成，电路无反馈。
9、共阴接法的led数码管应采用高电平驱动的七段显示译码器。
10、同步时序电路具有统一的时钟脉冲cp。
11、十进制数（7）转换成三位二进制数是（111）。
12、逻辑函数既可以用公式法（代数法）化简，也可以用卡诺图化简。
13、与非门的逻辑功能为“有0出1，全1出0”。
猜你喜欢
- 2023-10-22 23:54
- 2023-10-22 23:52
- 2023-10-22 23:44
- 2023-10-22 23:09
- 2023-10-22 23:00
- 2023-10-22 22:50
- 2023-10-22 22:43
- 2023-10-22 22:05
- 2023-10-22 21:51
- 2023-10-22 21:40