第1章 逻辑代数基础1.1 逻辑变量与逻辑运算随堂测验1、在 的输入情况下，“与非”运算的结果是逻辑0。
a、条件全部为0
b、条件全部为1
c、只有1个条件为0
d、只有1个条件为1
2、下列现象中，是数字量的是 。
a、考核是否达标
b、普通水龙头中的流水量
c、房间内的温度
d、长江的水位变化
1.2 逻辑代数的公式和定理随堂测验1、以下表达式中符合逻辑运算法则的是 。
a、c·c=c2
b、1 1=10
c、0<1
d、a 1=1
2、= 。
a、a
b、ab
c、b
d、a b
1.3 逻辑函数及其表示方法随堂测验1、逻辑函数的描述形式有多种，下列 _______ 描述是惟一的。
a、逻辑函数表达式
b、逻辑电路图
c、真值表
d、逻辑功能描述
2、已知逻辑函数的真值表如下表所示，试写出y2对应的逻辑函数式。 a b c y1 y2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1
a、
b、
c、
d、
1.4 逻辑函数的标准形式和卡诺图表示法随堂测验1、写出卡诺图中所表示的逻辑函数式
a、
b、
c、
d、
2、将下列函数式化为最小项之和的形式
a、
b、
c、
d、
1.5 逻辑函数的公式化简法随堂测验1、写出逻辑图的y2逻辑函数式，并化简为最简与-或式。
a、
b、
c、
d、
2、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。
a、
b、
c、
d、
1.6 逻辑函数的卡诺图化简法随堂测验1、用卡诺图化简法将下列函数化为最简与或形式。
a、
b、
c、
d、
2、用卡诺图化简法将下列函数化为最简与或形式。
a、
b、
c、
d、
第1章 单元测验1、已知逻辑函数的真值表如下表，试写出y2对应的逻辑函数式。 a b c y1 y2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1
a、
b、
c、
d、
2、试判断图示组合电路，在c=0时的逻辑功能为（ ）。
a、同或门
b、与非门
c、与门
d、与或非门
3、写出如下卡诺图中所表示的逻辑函数式。
a、
b、
c、
d、
4、写出如下卡诺图中所表示的逻辑函数式。
a、
b、
c、
d、
5、用逻辑代数的基本公式和常用公式将如下逻辑函数化为最简与或形式。
a、
b、
c、
d、
6、将下列各函数式化为最小项之和的形式。
a、
b、
c、
d、
7、用卡诺图化简法将下列函数化为最简与或形式。
a、
b、
c、
d、
8、用卡诺图化简法将下列函数化为最简与或形式。
a、
b、
c、
d、
第1章 单元作业1、写出如下逻辑图的逻辑函数式，并化简为最简与-或式。
第2章 门电路2.1 半导体器件的开关特性和分立元件门电路随堂测验1、试说明在v 11接高电平（3.4v）的情况下，用万用电表测量图2.1的v 12端得到的电压为多少？图中的与非门为74系列的ttl电路，万用电表使用5v量程，内阻为20kω/v。
a、1.4v
b、2.1v
c、3.4v
d、0.2v
2.2 ttl集成门电路工作原理和电压传输特性随堂测验1、由ttl反相器的电压传输特性可知，其阈值电压vth是（ ）v左右。
a、0.2v
b、1.4v
c、5v
d、3.4v
2.3 ttl反相器的外部特性随堂测验1、如图所示是ttl集成电路，其中y=1的是（ ）图。
a、
b、
c、
d、
2.4 ttl特殊门电路随堂测验1、下图所示电路y输出为（ ）
a、0
b、1
c、
d、
2.5 cmos 集成门电路随堂测验1、cmos集成门电路的性能与ttl集成门电路相比, 以下说法错误的是( )。
a、更低功耗
b、更高速度
c、抗干扰能力更强
d、电源范围更宽
第2章 单元测验1、晶体管在数字电路中相当开关元件，下列（ ）属于开关“闭合”状态。
a、二极管反偏
b、极管放大状态
c、三极管饱和状态
d、cmos截止状态
2、v 11接0.2 v的情况下，用万用电表测量下图的v 12端得到的电压为多少？图中的与非门为74系列的ttl电路，万用电表使用5v量程，内阻为20kω/v。
a、0.2v
b、1.4v
c、3.4v
d、5v
3、下图中电路为74系列ttl门电路，试分析写出y的逻辑式。
a、y=ab
b、1
c、
d、
4、图中电路为74系列ttl门电路，试分析写出y的逻辑式。
a、
b、
c、
d、
5、在数字电路中，下列（ ）门可实现“线与”功能。
a、ttl与门
b、cmos与门
c、ttl 集电极开路门
d、cmos传输门
6、如图为cmos电路中有时采用的扩展功能用法，试分析逻辑功能，写出y的逻辑式。
a、y=abcdef
b、
c、
d、
7、cmos数字集成电路与ttl数字集成电路相比，（ ）不是其优点。
a、低功耗
b、高速度
c、抗干扰能力强
d、较宽的电源范围
8、由ttl反相器的电压传输特性可知，其阈值电压vth是（ ）左右。
a、0.2v
b、1.4v
c、5v
d、3.4v
第3章 组合逻辑电路3.1 组合逻辑电路的概述及分析方法随堂测验1、组合逻辑电路如图所示，其逻辑功能相当于一个（ ）。
a、与非门
b、异或门
c、同或门
d、与或非门
3.2 组合逻辑电路的设计随堂测验1、设某函数的逻辑表达式， 若用四选一数据选择器来设计，则数据端d3d2d1d0的状态是_______ 。 （设a接地址高位，b接地址低位）
a、1110
b、0001
c、0110
d、0101
3.3 编码器随堂测验1、8线—3线优先编码器74ls148的输入为~ ，其优先级别依次增加。当有效时，其输出的值是（ ）。
a、111
b、010
c、000
d、101
3.4 译码器随堂测验1、3线-8线译码器辅以门电路后，更适用于实现3输入多输出的组合逻辑函数，因为它的每个输出都对应输入3位代码的_______ 。
a、或项
b、最小项的非
c、最小项之和
d、最大项之积
3.5 加法器随堂测验1、全加器有（ ）个输入，（ ）个输出。
a、2，2
b、3，2
c、2，3
d、3，3
3.6 数值比较器随堂测验1、下图所示电路能够实现_______ 功能。
a、半加器
b、全加器
c、全减器
d、数值比较器
第3章 单元测验1、8线—3线优先编码器的输入为i0—i7 ，优先级别从i7到i0递减，当输入～是10110110时，其输出的值是（ ）。
a、111
b、001
c、110
d、101
2、已知74ls138译码器的输入三个使能端（e1=1， e2a = e2b=0）时，地址码a2a1a0=110，则输出 ～是( ) 。
a、11111101
b、10111111
c、11011111
d、11111111
3、全加器有（ ）个输入，（ ）个输出。
a、2，2
b、3，2
c、2，3
d、3，3
4、欲设计一个8位数值比较器，需要（ ）数据输入及（ ）位输出信号。
a、8,3
b、16,3
c、8,1
d、16,1
5、十六选一数据选择器的地址输入端有（ ）个。
a、16
b、2
c、8
d、4
6、分析图中所示电路，其中z1的表达式为（ ）。
a、
b、
c、
d、
7、下列器件中，实现逻辑加法的运算是（ ）。
a、半加器
b、全加器
c、加法器
d、或门
8、组合逻辑电路如图所示，其逻辑功能相当于一个（ ）。
a、与非门
b、异或门
c、同或门
d、或非门
9、设计一个由三个输入端、一个输出端组成的判奇电路，其逻辑功能为：当奇数个输入 信号为高电平时，输出为高电平，否则为低电平。其最简逻辑电路图为（ ）。
a、
b、
c、
d、
10、有一个t形走廊，在相会处有一路灯，在进入走廊的a、b、c三地各有一个控制开关，都能独立控制。 任意闭合一个开关，灯亮；任意闭合两个开关，灯灭，任意闭合三个开关，灯亮。设a、b、c代表三个开关， 开关闭合，状态为“1”；开关断开，状态为“0”。灯的状态用y来表示，灯亮，y为“1”，灯灭，y为“0”。 试写出y的逻辑表达式（ ）。
a、
b、
c、
d、
11、有一个t形走廊，在相会处有一路灯，在进入走廊的a、b、c三地各有一个控制开关，都能独立控制。 任意闭合一个开关，灯亮；任意闭合两个开关，灯灭，任意闭合三个开关，灯亮。设a、b、c代表三个开关， 开关闭合，状态为“1”；开关断开，状态为“0”。灯的状态用y来表示，灯亮，y为“1”，灯灭，y为“0”。 用74ls138实现该逻辑关系（ ）。
a、
b、
c、
d、
第3章 单元作业1、如图为由八选一数据选择器74ls151构成的组合逻辑电路，图中a1a0和b1b0为两个二位二进制数。 （1）根据芯片的连接，写出y的逻辑表达式； （2）列出电路的逻辑真值表； （3）说明电路的逻辑功能。
2、利用74ls138设计一个全加器电路。要求：（1）设定变量并列出全加器真值表；（2）写出逻辑表达式并变换；（3）画出实现逻辑电路图。
第4章 触发器4.1 基本触发器和同步触发器随堂测验1、下列_______ 触发器存在约束条件。
a、同步rs触发器
b、同步d触发器
c、同步t触发器
d、主从jk触发器
4.2 主从触发器随堂测验1、下列_______触发器有可能发生一次翻转现象。
a、基本rs
b、同步rs
c、同步jk
d、主从jk
4.3 边沿触发器随堂测验1、逻辑电路如下图所示，a=1 时，cp脉冲来到后d触发器_____________。
a、保持原状态
b、翻转
c、置0
d、置1
4.4 触发器逻辑功能的描述方法及其转换随堂测验1、设jk触发器的初态为0， 若希望在cp作用下输出状态为1， 则jk的值应分别是_______。
a、j=1，k=1
b、j=0，k=1
c、j=1，k=x
d、j= x ，k=0
第4章 单元测验1、主从型rs触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲cp的 ；已知输入端s=0，r=1，在cp触发边沿作用下，其输出端q为 。
a、上升沿，1
b、下降沿，1
c、上升沿，0
d、下降沿，0
2、边沿型d触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲cp的 ；已知输入端d=1，在cp触发边沿作用下，其输出端q为 。
a、上升沿，1
b、下降沿，1
c、上升沿，0
d、下降沿，0
3、边沿型jk触发器的逻辑符号如图所示，已知输入端j=1，k=0，rd=1，其输出端q为 。
a、0
b、1
c、高阻态
d、无法判断
4、电路如图，已知触发器脉冲cp输入频率为16mhz，试分析输出端q的频率是： 。
a、1mhz
b、2mhz
c、4mhz
d、8mhz
5、将jk触发器转换为d触发器的连接方法是： 。
a、j = k = 1
b、j = k = 0
c、j = k = d
d、
6、已知d触发器的连接电路如图，其输出端q的表达式为： 。
a、
b、
c、
d、=0
第6章 半导体存储器6.1 半导体存储器概述随堂测验1、在正常工作状态下就可以随时向存储器里写入数据或从中读出数据的存储器通常称为（ ）。
a、rom
b、prom
c、eprom
d、ram
6.2 只读存储器的结构和掩膜rom、prom随堂测验1、一片8k×8位的rom存储器需要（ ）根地址线。
a、8
b、8k
c、8k×8
d、13
6.3 可擦除的可编程只读存储器（eprom）随堂测验1、eeprom2864芯片有13根地址线，8个数据输出端，其存储容量为____________bits。
a、13×8
b、4k×8
c、8k×8
d、16k×8
6.4 随机存取存储器（ram）随堂测验1、存储器中的存储容量写成（）的形式。
a、字数
b、位数
c、位数×字数
d、字数×位数
6.5 存储器的应用随堂测验1、用rom设计一个组合逻辑电路，用来产生下列一组逻辑函数列出rom应有的数据表，存储矩阵的点阵图为（ ）。
a、
b、
c、
d、
第6章 单元测验1、由8k×8位的rom组成的存储器，有（ ）根地址输入线。
a、4
b、8
c、10
d、13
2、一个容量为2048×1的静态ram具有（ ）。
a、地址线11根，数据线1根
b、地址线1根，数据线11根
c、地址线2048根，数据线1根
d、地址线1根，数据线512根
3、将4片256×8位的ram组成1024×8位的ram，如下图所示。要求指出芯片组 (2)的地址范围。
a、（0000000000)b~(0011111111)b
b、（0100000000)b~(0111111111)b
c、（1000000000)b~(1011111111)b
d、（1100000000)b~(1111111111)b
4、用rom实现组合逻辑函数时，所实现函数的表达式应变换成（ ）。
a、最简与-或式
b、最小项之和的形式
c、最简与非式
d、最大项之和的形式
5、只读存储器rom 通常由存储矩阵、（ ）、输出缓冲器三部分构成。
a、编码器
b、数据选择器
c、地址译码器
d、存储器
6、某rom的数据存储表如表所示，当地址输入a1 a0 = 01时，读出一个字的内容d3d2d1d0 =（ ）。
a、0101
b、1011
c、0100
d、1110
7、字线和位线的每个交叉点都是一个存储单元，在交叉点上接二极管相当于存（ ），没接二极管相当于存（ ）。
a、1，1
b、1，0
c、0，1
d、0，0
8、将一个包含有32768个基本存储单元的存储电路设计32位为一个字单元的rom。该rom有（ ）根地址线。
a、16
b、10
c、4
d、8
9、可编程只读存储器prom的存储单元由于采用熔丝工艺，可以（ ）次编程。
a、一
b、二
c、三
d、多
第5章 时序逻辑电路5.1 时序逻辑电路概述随堂测验1、描述时序逻辑电路逻辑关系的三大方程分别是 方程、 方程和状态方程。
a、输入，输出
b、驱动，输出
c、输入，特性
d、驱动，特性
5.2 时序逻辑电路的分析随堂测验1、某时序逻辑电路的状态转换图如图所示，其功能为 进制计数器， 自启动能力。
a、8，有
b、5，无
c、8，无
d、5，有
5.3 时序逻辑电路的设计随堂测验1、用触发器设计一个9进制计数器，所需触发器的数目为_____________。
a、2
b、3
c、4
d、5
5.4 寄存器随堂测验1、对74ls194双向移位寄存器，设串行输入数码为1001，在右移脉冲作用下，经过4个cp脉冲后，移位寄存器q3q2q1q0的状态为_____________。
a、1001
b、1100
c、1101
d、0011
5.5 异步二进制计数器随堂测验1、三位二进制加法计数器的计数状态共有________个。
a、4
b、6
c、8
d、16
5.6 异步十进制计数器随堂测验1、如图所示为由74ls290组成的电路，构成了_____________计数器。
a、十进制
b、五进制
c、二进制
d、七进制
5.7 同步计数器的构成随堂测验1、若三位二进制减法计数器的初始状态为000，6个cp信号后，计数器的状态应是_____________。
a、100
b、011
c、101
d、010
5.8 中规模集成同步计数器随堂测验1、在中规模芯片74161中，若== ep = et = 1时，初态q3q2q1q0 = 0000，在cp端输入计数脉冲，12个cp后，其q3q2q1q0为 _____________。
a、1000
b、1001
c、1100
d、1011
5.9 任意进制计数器随堂测验1、如图为由74160构成的电路，电路完成了_____________计数功能。
a、十进制
b、五进制
c、六进制
d、七进制
第5章 单元测验1、分析图中双向移位寄存器74ls194组成电路的逻辑功能是： 。
a、二进制计数器
b、四进制计数器
c、八进制计数器
d、十六进制计数器
2、如图所示电路，已知计数脉冲的频率为5khz，分析其输出y的频率是： 。
a、5 khz
b、5/7 khz
c、5/6 khz
d、1khz
3、利用同步二进制加法计数器74161，采用异步清零法实现十进制计数功能，试分析图中与非门输入端a应连接的计数器输出端是： 。
a、q0
b、q1
c、q2
d、q3
4、分析下图所示电路，其组成计数器的模是： 。
a、八进制
b、七进制
c、六进制
d、五进制
5、下图所示电路中q3q2q1q0的初始态为0001，试分析4个计数脉冲cp作用后电路的状态q3q2q1q0为： 。
a、0110
b、0111
c、1110
d、1101
6、电路如图所示，试分析在1个cp作用下，计数器输出q3q2q1q0为： ，c的输出状态为： 。
a、0000，0
b、1001，0
c、0000，1
d、1001，1
7、下图所示电路中，双向移位寄存器74ls194的初始状态为0000，串行输入端dir从高位到低位依次输入数码1001，试分析3个cp脉冲作用后，q3q2q1q0的状态是： 。
a、1001
b、0000
c、0100
d、0010
8、下图所示时序逻辑电路功能是计数器，分析此计数器的模是： 。
a、四进制
b、五进制
c、六进制
d、七进制
9、描述时序逻辑电路逻辑关系的三大方程分别是驱动方程、输出方程和（ ）方程。
a、输入
b、特性
c、状态
d、逻辑
10、用触发器设计一个12进制计数器，所需触发器的数目为（ ） 个。
a、6
b、5
c、4
d、3
11、分析如图所示电路的逻辑功能是（ ）进制计数器，其编码方式是（ ）。
a、二，二进制加法计数
b、八，二进制加法计数
c、三，二进制减法计数
d、八，二进制减法计数
12、分析图所示计数器电路，其逻辑功能是（ ）。
a、十进制计数器
b、七进制计数器
c、六进制计数器
d、五进制计数器
13、分析图示计数器电路，其逻辑功能是（ ）。
a、七进制计数器
b、六进制计数器
c、五进制计数器
d、四进制计数器
第5章单元作业1、分析如图所示的计数器电路，画出其状态转换图。若计数输入脉冲的频率为7khz，则 y的频率为多少？
2、分析如图所示的电路，画出其状态转换图，指出是几进制计数器？
3、用四位二进制加法计数器74161设计一个12进制计数器，要求：用异步清零法实现，画出其状态转换图和连接电路图。
第7章 数字系统的分析与设计7.1 数字系统组成、分析与设计方法概述随堂测验1、由74ls161和74ls148组成的可控分频器属于哪种综合性数字系统（ ）。
a、组合复合型
b、时序复合型
c、组合时序型
d、时序组合型
7.2 数字系统的扩展—中规模组合逻辑电路的扩展随堂测验1、下图所示是将两片三线-八线的74ls138扩展成为四线-十六线译码器，当输入数据为1100时，输出端哪一位输出低电平（ ）。
a、
b、
c、
d、
7.3 数字系统的扩展—中规模集成计数器的扩展随堂测验1、指出所示电路为几进制计数器（ ）。
a、20
b、32
c、23
d、50
7.4 数字系统的扩展—移位寄存器的扩展和存储器的容量扩展随堂测验1、将4块256×8位的ram，用位扩展的方法组成1024×8位的ram，当r/w¢=1，地址为1101001101时，第（ ）个芯片组被选通。
a、1
b、2
c、3
d、4
7.5 数字系统的分析—组合复合型随堂测验1、下图中，若，，求（ ）。
a、1001
b、1010
c、1101
d、1111
7.6 数字系统的分析—组合时序型随堂测验1、下图所示电路是用八线-三线优先编码器74ls148和四位同步二进制计数器74161组成的可控分频器，已知cp端输入脉冲的频率为10khz。试说明当开关k置于位置时74161构成（ ）进制计数器。
a、9
b、10
c、11
d、12
7.7 数字系统的分析—时序复合型随堂测验1、已知74ls194的初始状态为0100，cp1端输入脉冲的频率为10khz，试分析在cp2第3个脉冲到来时，y的频率为（ ）。
a、1.1khz
b、1.25khz
c、1.67khz
d、5 khz
7.8 数字系统的分析—时序组合型随堂测验1、试用同步四位二进制计数器74ls161和八选一数据选择器74ls151构成一个输出10010110的序列信号发生器，如下图，请问d2和d3分别应如何设计（ ）。
a、0；0
b、0；1
c、1；0
d、1；1
7.9 数字系统的设计随堂测验1、一个完整的数字系统通常由输入模块、控制模块、输出模块、（ ）及各个功能子模块五部分构成。
a、编码模块
b、译码模块
c、寄存模块
d、时基模块
第8章 可编程逻辑器件8.1 可编程逻辑器件概述随堂测验1、pld的一般组成结构由输入电路、与逻辑阵列、（ ）和输出电路构成。
a、逻辑宏单元
b、或逻辑阵列
c、互补缓冲器
d、可编程逻辑器件
8.2 现场可编程逻辑阵列随堂测验1、下图用fpla设计多输出逻辑函数，其中的表达式为（ ）。
a、
b、
c、
d、
8.3 可编程阵列逻辑随堂测验1、pal的电路结构中，与阵列是 的，或阵列是 的。
a、可编程、可编程
b、可编程、固定
c、固定、可编程
d、固定、固定
8.4 通用阵列逻辑随堂测验1、下面器件中，含有输出逻辑宏单元结构的逻辑器件的是_______。
a、pla
b、pal
c、gla
d、gal
第9章 脉冲波形的产生与整形9.1 脉冲波形的产生与整形概述随堂测验1、若矩形脉冲幅度为vm，则其脉冲宽度tw是指从脉冲前沿到达________vm起，到脉冲后沿到达________vm为止的一段时间。
a、0.1，0.9
b、0.5，0.5
c、0.7，0.7
d、0.9，0.1
9.2 555定时器的结构和原理随堂测验1、由555定时器不可以组成_____________。
a、单稳态触发器
b、多谐振荡器
c、施密特触发器
d、jk触发器
9.3 555定时器构成的施密特触发器随堂测验1、施密持触发器常用于对脉冲波形的_____________。
a、定时
b、计数
c、整形
d、产生
9.4 555定时器构成的单稳态触发器随堂测验1、单稳态触发器的暂稳态持续时间的长短取决于_____________。
a、触发脉冲的宽度
b、电路本身的参数
c、触发脉冲的幅度
d、电源电压的大小
9.5 555定时器构成的多谐振荡器随堂测验1、接通电源后就能直接产生输出矩形波的电路是_____________。
a、单稳态触发器
b、施密特触发器
c、多谐振荡器
d、双稳态触发器
第10章 数模和模数转换10.1 数模和模数转换概述随堂测验1、下列属于衡量adc和dac性能优劣主要指标的是_____________。
a、参考电压的大小
b、模拟量的频率
c、模拟量的大小
d、转换精度
10.2 数模转换器(dac)随堂测验1、某四位dac当输入数字量为0001时，输出为0.2v，问若输入数字量为1000时，输出电压是 v。
a、0.8 v
b、1.6v
c、2v
d、2.4v
10.3 模数转换（a/d）的一般过程随堂测验1、模数转换的一般步骤是 。
a、取样和编码
b、量化和编码
c、取样和保持
d、取样、保持和量化、编码
10.4 直接型的adc--并联比较型和逐次逼近型随堂测验1、下列a/d转换器中，转换速度最快的是_____________ 。
a、并联比较型
b、计数器型
c、逐次逼近型
d、双积分型
10.5 间接型的adc-双积分型随堂测验1、下列4种a/d转换器类型中，抗干扰能力最强的是 。
a、并联比较型adc
b、计数型adc
c、逐次渐近型adc
d、双积分型adc
猜你喜欢
- 2023-07-14 20:39
- 2023-07-14 20:04
- 2023-07-14 19:59
- 2023-07-14 19:56
- 2023-07-14 19:32
- 2023-07-14 19:04
- 2023-07-14 19:01
- 2023-07-14 18:28
- 2023-07-14 18:19
- 2023-07-14 18:17