第1章 数制和码制第1章测试题1、为了将30个文件顺序编码，如果采用二进制代码，最少需要用几位？
a、2
b、3
c、4
d、5
2、二进制数10100转换为等值的八进制数是多少？
a、15
b、23
c、24
d、26
3、二进制小数0.0011101转换为等值的十六进制数是多少？
a、0.3a
b、0.2f
c、0.16
d、0.6b
4、八进制数35.46转换为等值的二进制数是
a、100111.001010
b、011101.100110
c、011001.101110
d、011100.110101
5、十进制数107.39转换为等值的八进制数是多少？要求小数点后保留两位有效数字。
a、156.20
b、157.50
c、153.30
d、150.01
6、用二进制数补码运算时，符号位不参与运算。
7、用二进制补码运算计算5 15时，可以用五位二进制数表示5和15的补码，其中最高位是符号位，其余四位是数值位。
8、正数的补码可以表示该数的真值，而负数的补码不是它所示的数的真值。
9、二进制数的补码等于它的反码加1.
10、将500份文件顺序编码，如果采用八进制代码，则最少需要用4位。
11、带符号位二进制数（最高位为符号位）1011101的补码是
12、计算下面用补码表示的二进制数的代数和（和用二进制补码给出）。 1001111 0110011
13、用8位二进制补码表示十进制数-53
14、用8位二进制补码表示十进制数 19
15、八进制数低位和相邻的高位之间的进位关系是
第2章 逻辑代数基础1第2章 测试题1、逻辑函数的最简与或式为
a、
b、
c、
d、
2、逻辑函数的最简与或式为
a、
b、
c、
d、
3、k个逻辑变量的最小项共有( )个
a、
b、2k
c、
d、k
4、的对偶式为
a、
b、
c、
d、
5、某电路输入波形a、b和输出波形z如下图所示，则输出逻辑表达式z(a,b)为
a、
b、
c、
d、
6、的对偶式为
a、
b、
c、
d、
7、如下所示逻辑图，其输入输出的逻辑关系为
a、
b、
c、
d、
8、逻辑式的最简与或式为
a、
b、
c、
d、
9、下图所描述的y与a、b的逻辑关系是
a、
b、
c、
d、
10、下列逻辑等式不成立的是
a、
b、a 1=1
c、a 0=a
d、a a=2a
11、下列逻辑等式不成立的是
a、
b、
c、
d、
12、下列逻辑等式成立的是
a、
b、
c、
d、
13、逻辑真值表如下所示，则逻辑式不正确的是
a、
b、
c、
d、
14、以下逻辑表达式化简或变形过程正确的是
a、若ab=ac，则b=c
b、若a b=a c，则b=c
c、，则
d、，则
15、对逻辑式画出最简逻辑图正确的是
a、
b、
c、
d、
16、a、b、c三个变量的全体最小项之和为1。
17、无关项在卡诺图中只能当作1，不能当作0。
18、标准与或式就是最简与或式。
19、因为逻辑式a ab=a成立，所以ab=0成立。
20、利用卡诺图将逻辑函数化简为最简与或式时，“1”可以重复圈。
21、逻辑变量的取值，1比0大。
22、利用卡诺图将逻辑函数化简为最简与或式时，只能圈个“1”
23、逻辑函数的卡诺图中，为1的项有（ ）个
第3章 门电路第3章测试题1、如图所示逻辑电路，说法正确的是（ ）。
a、e=0时，y=1
b、e=1时，y=1
c、e=0时，y高阻态
d、e=1时，y高阻态
2、三态门逻辑电路如下图所示，当输入a=1，b=0，c=1时，输出f为
a、1
b、0
c、高阻
d、不定态
3、三态门逻辑电路如图所示，当输入a=1，b=1，c=0时，输出f为
a、1
b、0
c、高阻
d、不定态
4、下图所示电路中，输出y为
a、y=ab cd
b、y=abcd
c、
d、
5、ttl电路中，高电平必须是5v，低电平必须是0v。
6、三态门的控制端为有效信号时输出为高阻态。
7、ttl反相器电路中，所有三极管都工作在线性状态。
8、数字电路比模拟电路抗干扰能力强
9、ttl电路的输出是3.6v，则表示输出的是逻辑1状态。
10、正逻辑假设下，与非门的工作是“有0出1，全1出0”。
11、与非门的输入中只要有1个输入为高电平，与非门就被封锁。
12、或非门的输入中只要有1个输入为高电平，或非门就被封锁。
13、数字电路中，三极管通常工作在截止和 两种状态。
14、在负逻辑假设下，“有0出1，全1出0”的逻辑关系是 关系。
15、三态门输出有高电平、低电平和 三种状态。
第4章 组合逻辑电路第4章 测试题1、数码管驱动器输出为低电平，则数码管应该选择（ ）。
a、共阴极
b、共阳极
c、共阴极共阳极均可
d、不能确定
2、3线-8线译码器74ls138如图所示，当它输入端=010时，下面说法正确的是
a、译码器正常译码
b、译码器输出全1
c、译码器输出高阻态
d、译码器输出全为0
3、3线-8线译码器74ls138如图所示，当它的输入abc=100时，输出是
a、数字4
b、是逻辑1，其余0
c、是逻辑0，其余1
d、是逻辑0，其余无输出
4、如图所示的电路中，当a=b=1时，以下说法正确的是
a、s=0，c=1
b、s=1，c=0
c、s=1，c=1
d、s=0，c=0
5、如图所示的电路中，当a=b=c=1时，以下说法正确的是
a、s=0，co=1
b、s=1，co =0
c、s=1，co =1
d、s=0，co =0
6、译码器的输入地址线为4根，那么输出线为多少根
a、8
b、12
c、16
d、20
7、用8-3线编码器扩展成16-4线编码器需要的数量是
a、1片
b、2片
c、3片
d、4片
8、74ls138是3线—8线译码器，译码为输出低电平有效，若输入为a2a1a0=101且译码器处于工作状态时，输出是
a、10111111
b、11101111
c、11011111
d、11111011
9、8选1数据选择器cc4512的逻辑电路如图所示。试写出输出端f的最简与或形式的表达式。
a、
b、
c、
d、
10、分析下面的组合逻辑电路，对其逻辑功能说明正确的一项是
a、这是一个全加器
b、这是一个非一致电路
c、这是一个译码器
d、这是一个三人表决器电路
11、用8选1数据选择器cc4512实现，若cc4512的a2端输入a，a1端输入b，a0端输入c，则下列说法正确的是
a、d0端,输入变量d，d5端输入0.
b、d7端输入1，d1端输入变量d
c、d3端和d4端都输入变量d
d、d5端输入1，d6端输入变量
e、d2端输入1，d7端输入变量d
12、如图所示的电路中，输入输出关系正确的是
a、
b、
c、
d、
e、
13、普通编码器在任何时刻只允许输入一个编码信号。
14、优先编码器的输入信号是相互排斥的，所以不允许多个编码信号同时有效。
15、组合逻辑电路任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关
16、优先编码器74hc148逻辑图中，输入端的小圆圈表示输入信号高电平有效。
17、编码和译码是互逆的过程。
18、共阴极的七段发光二极管数码管需用输出为高电平有效的显示译码器来驱动。
19、共阳极的七段发光二极管数码管输入高电平对应的二极管点亮。
20、74ls138是3位输入、8位输出的二进制编码器。
21、74hc148是8线-3线优先编码器器。
22、二进制译码器每一路输出信号，都是输入变量的一个最小项。
23、半加器没有进位输出，而全加器有进位输出。
24、半加器的功能可以用一个与门和一个异或门实现。
25、一个16选1的数据选择器有 个选择控制信号输入端。
26、一个译码器若有8个译码输出端，则译码输入端至少有（ ）位。
27、若3线-8线译码器74ls138的a2端输入变量a，a1端输入变量b，a0端输入变量c，当要实现逻辑函数式，可以将74ls138的，，的输出管脚做 运算得到。
28、3线-8线译码器74ls138如图所示，当要实现逻辑函数式，可以将74ls138的 输出管脚做与非运算得到。（填写管脚对应的字母） a. b. c. d. e. f. g . h
第4章作业1、设计四变量的表决电路，当输入变量a，b，c，d中有3个或3个以上为1时，输出为1，输入为其它状态时输出为0
2、用74hc138实现下列函数（允许附加门电路，要求74hc138的a2端接变量a，a1端接变量b，a0端接变量c）
3、用加法器芯片74ls283和门电路实现8421码到2421码的转换。
第5章 触发器第5章 测试题1、如果用j-k触发器来实现t触发器功能，则t,j,k三者关系正确的是
a、j=k=t
b、
c、j=k=1
d、j=t, k=1
2、如果要用j-k触发器来实现d触发器功能，则d,j,k三者关系正确的是
a、
b、j=k =d
c、j=k=0
d、j=k=1
3、jk触发器的特性方程是下面那一项
a、
b、
c、
d、
4、与非门构成的基本sr锁存器，当，，其输出次态是
a、1
b、0
c、不定态
d、保持原来状态不变
5、在图（a）脉冲触发sr触发器电路中，若s，r，clk端的电压波形如图（b）所示，设初始状态为0，则q端的电压波形正确的一项是 （a） （b）
a、
b、
c、
d、
6、下图所示电路中，在所给定信号的作用下，q端的电压波形正确的一项是（设触发器的初始状态为0）
a、
b、
c、
d、
第5章 作业1、已知rs触发器为下降沿触发的边沿触发器，试画出下图在a，b信号作用下q端波形，设触发器初态为q=0.
2、已知jk触发器为上升沿翻转的边沿触发器，试画出下图中q端波形，设触发器初态为q=0.
数字电子技术2021春期末考试数字电子技术2021春期末考试1、下列等式不正确的是
a、acd d=d
b、
c、
d、
2、能用作模拟开关，传输连续变化的模拟电压信号的逻辑门是
a、cmos传输门
b、三态门
c、oc门
d、异或门
3、的对偶式为
a、
b、
c、
d、
4、能够实现线与逻辑的门电路是
a、三态门
b、与非门
c、cmos传输门
d、od门
5、用8位二进制补码表示是
a、11110011
b、01101011
c、10001101
d、11110010
6、时序逻辑电路有6个有效状态，需要 个触发器
a、1
b、2
c、3
d、4
7、用或非门组成的sr锁存器中端和端不能输入
a、,
b、,
c、，
d、,
8、下列说法正确的是
a、移位寄存器具有移位功能，不能实现数据的串行—并行转换
b、组合逻辑电路不含有记忆功能器件
c、设计365进制的计数器需要2片十六进制同步计数器74ls161芯片
d、因为逻辑表达式a ab=a成立，所以ab=0成立
9、四个触发器组成的计数器最多有 个有效状态
a、4
b、6
c、8
d、16
10、串行传输的数据转换成并行数据时，可采用
a、移位寄存器
b、数据选择器
c、编码器
d、sr锁存器
11、下列说法正确的是
a、逻辑变量的取值，1比0大
b、时序逻辑电路不含有记忆功能的器件
c、计数器除了能对输入脉冲进行计数，还能作为分频器
d、因为逻辑表达式成立，所以bc=0成立
12、三态门逻辑电路如图所示，当输入a=1，b=0，c=1时，输出f为
a、1
b、0
c、高阻
d、不定态
13、在下图全加器电路中，当a=1，b=1，ci=0，输出s和co分别为
a、s = 1，co = 0
b、s=0，co=1
c、s = 1，co = 1
d、s = 0，co = 0
14、下图所示电路中，输出y为
a、y=ab cd
b、y=abcd
c、
d、
15、下列说法正确的是
a、a、b、c三个变量的全体最小项之和为1
b、无关项在卡诺图中只能当作1，不能当作0
c、标准与或式就是最简与或式
d、因为逻辑表达式a ab=a成立，所以ab=0成立
16、某电路输入波形a、b和输出波形z如图所示，则输出逻辑表达式z(a,b)为
a、
b、
c、
d、
17、下列说法正确的是
a、rs触发器的输入可以是任意取值
b、主从jk触发器可以直接由时钟下降沿到来时的输入值确定输出值
c、t触发器不可以由jk触发器构成
d、边沿触发器可以有效提高触发器的抗干扰能力，提高电路的可靠性
18、回差电压是 的特性参数
a、施密特触发电路
b、单稳态触发器
c、d触发器
d、多谐振荡器
19、用555定时器不能接成
a、施密特触发
b、单稳态触发器
c、触发器
d、多谐振荡器
20、可以从一组输入数据中选出某一个数据的器件是
a、移位寄存器
b、sr锁存器
c、编码器
d、数据选择器
21、电路如下图（图中为下降沿jk触发器），触发器当前状态q3 q2 q1为“110”，请问时钟作用下，触发器下一状态为
a、“101”
b、“010”
c、“110”
d、“111”
22、在优先编码器电路中允许同时输入2个以上的编码信号（ ）
23、有些oc门能直接驱动小型继电器（）
24、当时序逻辑电路存在有效循环时该电路能自启动（ ）
25、构成一个5进制计数器需要5个触发器（ ）
26、74ls161芯片只能用于对脉冲信号计数（ ）。
27、基本寄存器工作时数据可以串入串出（ ）。
28、决定一件事情的各个条件全部具备时这件事情才会发生，这种因果关系是与非（ ）。
29、n个变量共有2n个最小项（ ）。
30、若两个最小项相邻，则可合并为一项并消去一对因子（ ）。
31、无关项在卡诺图中可以认为它是1，也可以认为它是0（ ）。
32、要把正弦波转换成方波需要d触发器（ ）。
33、卡诺图上变量的取值顺序采用循环码的形式，以便能够用几何上相邻关系表示逻辑上的相邻（ ）。
34、组合逻辑电路没有记忆功能（ ）。
35、二进制并行加法器中，采用先行进位的目的是简化电路结构（ ）。
36、若对键盘上108个符号进行二进制编码，则至少需要 位二进制数码。
37、半导体三极管作为开关使用，它的工作状态有两种，一是截止状态；二是______状态。
38、转换为等值的十六进制数是 （十六进制数保留小数点后1位有效数字）。
39、一个16选1的数据选择器有 个选择控制信号输入端。
40、如果用j-k触发器来实现d触发器功能，则d,j,k三者关系为 。
41、ttl与非门多余的输入端应 。
42、典型的ttl与非门电路使用的电源电压为 v
43、单稳态触发器有 和暂稳态两个不同的工作状态。
44、三态门输出有高电平、低电平和 三种状态
45、如果用j-k触发器来实现t触发器功能，则t,j,k三者关系
46、优先编码器74hc148的控制端s'=0，输入，则输出=
47、t触发器的特性方程是
48、下图输出端的逻辑表达式为
49、与非门构成的基本sr锁存器，当、时，其输出状态是
50、4个变量可构成 个最小项
猜你喜欢
- 2022-12-05 21:25
- 2022-12-05 21:11
- 2022-12-05 21:02
- 2022-12-05 20:44
- 2022-12-05 20:19
- 2022-12-05 19:50
- 2022-12-05 19:47
- 2022-12-05 19:28
- 2022-12-05 19:10
- 2022-12-05 19:02